www.elektronik.si Seznam forumov www.elektronik.si
Forum o elektrotehniki in računalništvu
 
 PomočPomoč  IščiIšči  Seznam članovSeznam članov  SkupineSkupine  StatisticsStatistika  AlbumAlbum  DatotekeFilemanager DokumentacijaDocDB LinksPovezave   Registriraj seRegistriraj se 
  PravilaPravila  LinksBolha  PriponkePriponke  KoledarKoledar  ZapiskiZapiski Tvoj profilTvoj profil Prijava za pregled zasebnih sporočilPrijava za pregled zasebnih sporočil PrijavaPrijava 

vhdl - wishbone

 
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja
Poglej prejšnjo temo :: Poglej naslednjo temo  
Avtor Sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 09, 2008 9:16 am    Naslov sporočila:  vhdl - wishbone Odgovori s citatom

Gledam demo programa za testiranje wishbone vodila. Zadevo sem preizkusil, vendar meni ne deluje. Če simuliram program in gledam kaj se dogaja na s signal, vidim da ne prav veliko. Potem sem spremenil kodo za wishbone master (zbrisal sem wb_init in wb_rst ukaza), potem pa zadeva obtiči takoj po prvem poslanem podatku.

Se je že kdo igral s tem? Zakaj zadeva ne funkcionira?

_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
Glitch
Član
Član



Pridružen-a: Pet 07 Apr 2006 11:40
Prispevkov: 1477
Aktiv.: 6.75

PrispevekObjavljeno: Tor Dec 09, 2008 10:43 am    Naslov sporočila:   Odgovori s citatom

Se meni samo zdi ali pa ti prehitevaš po desni?
_________________
Answers: $1, Short: $5, Correct: $25, dumb looks are still free.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 09, 2008 10:51 am    Naslov sporočila:   Odgovori s citatom

Zakaj, saj je samo demo koda?
_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
Glitch
Član
Član



Pridružen-a: Pet 07 Apr 2006 11:40
Prispevkov: 1477
Aktiv.: 6.75

PrispevekObjavljeno: Tor Dec 09, 2008 12:07 pm    Naslov sporočila:   Odgovori s citatom

Zato, ker v nekaterih temah sprašuješ zelo osnovna vprašanja, sedaj si se pa spravil na wishbone.
_________________
Answers: $1, Short: $5, Correct: $25, dumb looks are still free.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 09, 2008 12:52 pm    Naslov sporočila:   Odgovori s citatom

In ker zdej vem odgovor na osnovna vprašanja lahko preizkusim še bolj resna Wink tako da če veš odgovor, bi te prosil če ga deliš z nami
_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
Glitch
Član
Član



Pridružen-a: Pet 07 Apr 2006 11:40
Prispevkov: 1477
Aktiv.: 6.75

PrispevekObjavljeno: Tor Dec 09, 2008 1:41 pm    Naslov sporočila:   Odgovori s citatom

Glede na tvoj tip vprašanja zakaj ne funkcionira sledi tudi odgovor ker je nekaj narobe.

Nekaj vprašanj na katera ne odgovarjaš meni ampak sebi. Kaj pa sploh pričakuješ od te demo kode? Kaj je wishbone? Zakaj je signal rdeč?

P.S.
Sem mislil malce pogledati kaj to je (ker trenutno že poganjam neke simulacije), vendar mi ni do tega, da bi se registriral. Pa še odpor imam do VHDLa (pa tudi licence nimam).

_________________
Answers: $1, Short: $5, Correct: $25, dumb looks are still free.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 09, 2008 2:11 pm    Naslov sporočila:   Odgovori s citatom

Koda je v priponki. To je samo en wb master modul, ki komunicira z ram-om. Nekaj bi moral zapisat in nekaj prebrat. Ampak če zadeve ne spreminjam, bi to najbrž moralo delovat, pa ne (vsaj meni ne).


wishbone_bfm.tar.gz
 Opis:

Download
 Ime datoteke:  wishbone_bfm.tar.gz
 Velikost datoteke:  15.76 KB
 Downloadano:  4 krat


_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
chaos
Član
Član



Pridružen-a: Sob 16 Sep 2006 22:12
Prispevkov: 1063
Aktiv.: 4.98
Kraj: Zagorje ob Savi

PrispevekObjavljeno: Tor Dec 09, 2008 2:12 pm    Naslov sporočila:   Odgovori s citatom

Hm...

Mogoče bi začel s tem, da bi si prebral, kako wishbone vodilo deluje.
http://www.opencores.org/projects.cgi/web/wishbone/wbspec_b3.pdf

Tako ti bo vsaj jasno, kaj je narobe, kako se naredi cikel, kako slave odgovori, kateri signali so v uporabi ... z buljenjem v signale boš bolj malo naredil.

Potem si pa mogoče napiši svoj wishbone slave (pač nek fake ram), in po vzoru tega, ki si ga prilepil, naredi enega masterja, ki dela cikle na vodilu. Tako ti bo precej bolj jasno, ni pa to nič ekstremno težkega.

Kar takole uporabit projekt nekoga drugega, za katerega ne veš, če sploh deluje, in potem malo brisati kodo, ni pravi način, sploh če ne razumeš, kaj se dogaja.

Samo nasvet ...

Aja p.s.: kaj si pa od te kode sploh pričakoval? A imaš kakšnega wishbone slave-a, ki bi ga rad testiral?


LP!

edit: čisto takole na pamet, kolikor se spomnem wishbone-a, imaš stvar v resetu, razen v prvem ciklu.
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
aly
Član
Član



Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9406
Aktiv.: 42.35
Kraj: Kranj - struževo

PrispevekObjavljeno: Tor Dec 09, 2008 2:17 pm    Naslov sporočila:   Odgovori s citatom

trot je napisal/a:
Gledam možnosti, da bi fpga priključil na pci, pa mi ni jasno, zakaj xilinx sploh prodaja neke PCI IP core, pri čemer pane ponuja čipa, za katerega garantira da bo deloval. To je kr neki


trot je napisal/a:
Signale, ki sem jih naredil za en enostaven projekt bi rad pripeljal na zunanje pine fpga-ja. Problem je, da mi v oknu, kjer signalom določam pine rx signala sploh ne pokaže, tako da mu tudi ne morem določit pina.


trot je napisal/a:
Gledam vhdl ukaz after s katerim lahko narediš neko časovno zakasnitev, primer: Y1 <= not (A and B) after 7 ns;
ni mi pa jasno, kako se to v fpga-ju doseže.


trot je napisal/a:
Gledam demo ... meni ne deluje.
zbrisal sem wb_init in wb_rst ukaza, potem pa zadeva obtiči takoj po prvem poslanem podatku.



Najprej PCI, nato osnove.
Ne gre to tako.
Meni se ne da več.

_________________
I'm going to stand outside, so if anyone asks, I'm outstanding Smile
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Obišči avtorjevo spletno stran MSN Messenger - naslov
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 09, 2008 2:43 pm    Naslov sporočila:   Odgovori s citatom

Aly, če misliš pomagat pomagaj, če ne pa ne...tukaj ni kaj razpravljat...

Sej te specifikacije wishbona sem pogledal ampak so kar obsežne. Zato sem si zamislil tale primer na katerem bi se igral in počasi ugotovil kako zadeva deluje. Nič drugega nisem pričakoval od te kode razen to kar piše v ukazih za master - nekaj branj in pisanj v ram. Predvideval sem da ta projekt deluje, zato sprašujem če delam kaj narobe, ker se mi zdi čudno da bi nekdo na OC objavil nedelujoč projekt.

_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Čet Dec 11, 2008 2:29 pm    Naslov sporočila:   Odgovori s citatom

Da povem še rešitev, da se ne bo še kdo lomu s tem. Če greš v ise simulatorju korak za korakom čez simulacijo, in ko prideš do ukaza ko kliče wb_rst proceduro zadeva tam obtiči in ne gre nikamor več (sploh ne skoči v proceduro tako kot pri wb_init). Samo še clk se spreminja. Potem sem celotno proceduro skopiral na mesto klica - v tem primeru pa je obstal na wait until falling_edge( bus_c.clk ). clk se je spreminjal, ampak simulator sploh ni odreagiral.

Koda:

procedure wb_rst (
            constant no_of_clocks   : in integer;
            signal   reset          : out std_logic;
            signal   bus_c          : inout bus_cycle
                ) is
begin
     bus_c.c_type <= bus_rst;
     bus_c.stb  <= '0';
     bus_c.cyc  <= '0';

     reset <= '1';
        for n in 1 to no_of_clocks loop
            wait until falling_edge( bus_c.clk );
        end loop;
     reset <= '0';
            wait until rising_edge( bus_c.clk);
end procedure wb_rst;


Potem sem pa inštaliral ModelSim, zadevo pognal in zadeva deluje v prvem poskusu. Cool

Tolk o ise simulatorju, očitno mu ni za zaupat, ali ima kakšne svoje specifične ukaze?

_________________
lp, Klemen
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
damjango
Član
Član



Pridružen-a: Pon 03 Sep 2012 7:56
Prispevkov: 721
Aktiv.: 5.12
Kraj: Murska Sobota

PrispevekObjavljeno: Pon Dec 23, 2013 7:21 pm    Naslov sporočila:  wishbone vga display driver Odgovori s citatom

Pri enem projektu uporabljam v Altium Designerju komponento Wishbone Vga Display Driver. Ko želim sintetizirati shemo, javi napako:

"Failed to find Wishbone Display Driver Model Archive: C:\DOCUMENTS AND SETTINGS\ALL USERS\DOCUMENTS\ALTIUM\AD 10\LIBRARY\EDIF\\\Vga32.ZIP"

Komponenta je iz knijižnice FPGA Peripherals(Wishbone).IntLib
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
tilz0R
Član
Član



Pridružen-a: Čet 31 Maj 2012 15:39
Prispevkov: 898
Aktiv.: 6.24
Kraj: Črnomelj

PrispevekObjavljeno: Pon Dec 23, 2013 8:18 pm    Naslov sporočila:  Re: wishbone vga display driver Odgovori s citatom

damjango je napisal/a:
Pri enem projektu uporabljam v Altium Designerju komponento Wishbone Vga Display Driver. Ko želim sintetizirati shemo, javi napako:

"Failed to find Wishbone Display Driver Model Archive: C:\DOCUMENTS AND SETTINGS\ALL USERS\DOCUMENTS\ALTIUM\AD 10\LIBRARY\EDIF\\\Vga32.ZIP"

Komponenta je iz knijižnice FPGA Peripherals(Wishbone).IntLib


Vprašaj v "Altium" temo na forumu. Zagotovo bo kdo vedel.

_________________
Knowledge sharing is caring.
majerle.eu | stm32f4-discovery.net
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Obišči avtorjevo spletno stran
Pokaži sporočila:   
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja Časovni pas GMT + 2 uri, srednjeevropski - poletni čas
Stran 1 od 1

 
Pojdi na:  
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu

Uptime: 48 dni


Powered by phpBB © 2001, 2005 phpBB Group