www.elektronik.si Seznam forumov www.elektronik.si
Forum o elektrotehniki in računalništvu
 
 PomočPomoč  IščiIšči  Seznam članovSeznam članov  SkupineSkupine  StatisticsStatistika  AlbumAlbum  DatotekeFilemanager DokumentacijaDocDB LinksPovezave   Registriraj seRegistriraj se 
  PravilaPravila  LinksBolha  PriponkePriponke  KoledarKoledar  ZapiskiZapiski Tvoj profilTvoj profil Prijava za pregled zasebnih sporočilPrijava za pregled zasebnih sporočil PrijavaPrijava 

Debug orodje - Xilinx Chipscope

 
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja
Poglej prejšnjo temo :: Poglej naslednjo temo  
Avtor Sporočilo
aly
Član
Član



Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 38.07
Kraj: Kranj - struževo
PrispevekObjavljeno: Sre Sep 17, 2008 10:05 am    Naslov sporočila:  Debug orodje - Xilinx Chipscope Odgovori s citatom
Poznate orodje ChipScope?
To je odlično orodje za on-line debugiranje živega sistema. In-chip logic analyzer!

V softveru (Core Generator) se generira do 15 logičnih analizatorjev, ki se jih kot core vključi v projekt in poveže z zanimivimi signali in triggerji. Projekt se prevede povsem normalno.
Po downloadu se požene program Analyzer, ki preko JTAG kabla komunicira s core-om v čipu. Nastavi se triggerje in ko je trigger sprožen se zajeti signali prenesejo v PC.
Zadeva uporablja BLOCK-RAMe za shranjevanje.

Tipična zmogljivost za Spartan3-400 je 29 kanalov, 8192 vzorcev in 2 trigger signala. Taka konfiguracija zasede 15 BRAMov (čip jih ima 16).

Primer zajetih signalov v priponki.
SW je žal Eval za 60 dni.
http://www.xilinx.com/ise/optional_prod/cspro.htm

Meni se to orodje zdi odlično, zato ga predlagam tudi vam. Mogoče ga bomo celo kupili. Saj je samo $700 Rolling Eyes

chipscope1.png
 Opis:
 Velikost datoteke:  37.25 KB
 Pogledana:  24 krat

chipscope1.png
chipscope2.png
 Opis:
 Velikost datoteke:  9.1 KB
 Pogledana:  12 krat

chipscope2.png

_________________
I'm going to stand outside, so if anyone asks, I'm outstanding Smile
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Obišči avtorjevo spletno stran MSN Messenger - naslov
aly
Član
Član



Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 38.07
Kraj: Kranj - struževo
PrispevekObjavljeno: Čet Sep 25, 2008 3:48 pm    Naslov sporočila:   Odgovori s citatom
Odgovor na vprašanje, če se da izvozit podatke - da, je možno.
primer izvoza v ascii:
Koda:
Sample in Buffer   Sample in Window   x   DataPort[1]   TxBusy   RAM_read_data0   RAM_read_data1   RAM_read_data2   RAM_read_data3   RAM_read_data4   RAM_read_data5   RAM_read_data6   RAM_read_data7   RAM_read_address0   RAM_read_address1   RAM_read_address2   RAM_read_address3   RAM_read_address4   RAM_read_address5   RAM_read_address6   RAM_read_address7   TX_izbira_podatka0   TX_izbira_podatka1   TX_izbira_podatka2   TX_izbira_podatka3   TX_izbira_podatka4   TX_izbira_podatka5   TX_izbira_podatka6   TX_izbira_podatka7   trigger_comparator   RUN   RAM_read_address   RAM_read_data   TX_izbira_podatka
0   0   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
1   1   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
2   2   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
3   3   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
4   4   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
5   5   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
6   6   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
7   7   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
8   8   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
9   9   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
10   10   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
11   11   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
12   12   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   
13   13   0   0   1   0   0   0   0   0   0   0   0   0   1   1   1   1   1   1   0   1   0   0   0   0   1   0   0   1   0   7E   00   21   



primer izvoza v VCD:
Koda:
$date
   sep 25, 2008 15:49:29
$end
$version
   ChipScope Pro Analyzer9.2i  ( 09204.7.333.745 )
$end
$timescale
    1ns
$end

$scope module new_project $end
$var wire  1  n0 x $end
$var wire  1  n1 DataPort[1] $end
$var wire  1  n2 TxBusy $end
$var wire  1  n3 RAM_read_data0 $end
$var wire  1  n4 RAM_read_data1 $end
$var wire  1  n5 RAM_read_data2 $end
$var wire  1  n6 RAM_read_data3 $end
$var wire  1  n7 RAM_read_data4 $end
$var wire  1  n8 RAM_read_data5 $end
$var wire  1  n9 RAM_read_data6 $end
$var wire  1  n10 RAM_read_data7 $end
$var wire  1  n11 RAM_read_address0 $end
$var wire  1  n12 RAM_read_address1 $end
$var wire  1  n13 RAM_read_address2 $end
$var wire  1  n14 RAM_read_address3 $end
$var wire  1  n15 RAM_read_address4 $end
$var wire  1  n16 RAM_read_address5 $end
$var wire  1  n17 RAM_read_address6 $end
$var wire  1  n18 RAM_read_address7 $end
$var wire  1  n19 TX_izbira_podatka0 $end
$var wire  1  n20 TX_izbira_podatka1 $end
$var wire  1  n21 TX_izbira_podatka2 $end
$var wire  1  n22 TX_izbira_podatka3 $end
$var wire  1  n23 TX_izbira_podatka4 $end
$var wire  1  n24 TX_izbira_podatka5 $end
$var wire  1  n25 TX_izbira_podatka6 $end
$var wire  1  n26 TX_izbira_podatka7 $end
$var wire  1  n27 trigger_comparator $end
$var wire  1  n28 RUN $end
$var wire 8 n29 RAM_read_address $end
$var wire 8 n30 RAM_read_data $end
$var wire 8 n31 TX_izbira_podatka $end
$upscope $end
$enddefinitions $end

#0
0n0
0n1
1n2
0n3
0n4
0n5
0n6
0n7
0n8
0n9
0n10
0n11
1n12
1n13
1n14
1n15
1n16
1n17
0n18
1n19
0n20
0n21
0n22
0n23
1n24
0n25
0n26
1n27
0n28
b1111110 n29
b0 n30
b100001 n31
#34
0n2
#83
1n2
#84
0n19
1n20
0n27
b100010 n31
#118
0n2
#167
1n2
#168
1n11
1n19
b1111111 n29
b100011 n31
#202
0n2
#251
1n2
#252
0n19
0n20
1n21
b100100 n31
#286
0n2
#335
1n2
#336
0n11
0n12
0n13
0n14
0n15
0n16
0n17
1n19
b0 n29
b100101 n31
#370
0n2
#419
1n2
#420
0n19
1n20
b100110 n31
#454
0n2
#503
1n2
#504
1n11
1n19
b1 n29
b100111 n31
#505
1n3



primer izvoza v FBDF:
Koda:
HPLogic_Fast_Binary_Format_Data_File
1 0
1 1
-1 1000
1
32
1001
`File In<1>:CHIPSCOPE:x`
States
BitBlockData
1002
4 1 0
0x0 0x0 0x0 0x1
0
0
0
0 0
PagedBitBlock
0
0
1003
0
1024 9
8192 4
    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ    đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đ     đđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđđ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đ đřřřřřřřřřřřřřřřřřřřřřřřřřřřřřřřřřřř ř ř ř ř ř ř ř


chipscope3.png
 Opis:
 Velikost datoteke:  8.28 KB
 Pogledana:  1 krat

chipscope3.png

_________________
I'm going to stand outside, so if anyone asks, I'm outstanding Smile
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Obišči avtorjevo spletno stran MSN Messenger - naslov
Pokaži sporočila:   
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja Časovni pas GMT + 2 uri, srednjeevropski - poletni čas
Stran 1 od 1

 
Pojdi na:  
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu

Uptime: 232 dni


Powered by phpBB © 2001, 2005 phpBB Group