www.elektronik.si Seznam forumov www.elektronik.si
Forum o elektrotehniki in računalništvu
 
 PomočPomoč  IščiIšči  Seznam članovSeznam članov  SkupineSkupine  StatisticsStatistika  AlbumAlbum  DatotekeFilemanager DokumentacijaDocDB LinksPovezave   Registriraj seRegistriraj se 
  PravilaPravila  LinksBolha  PriponkePriponke  KoledarKoledar  ZapiskiZapiski Tvoj profilTvoj profil Prijava za pregled zasebnih sporočilPrijava za pregled zasebnih sporočil PrijavaPrijava 

XilinxISE - osnove

 
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja
Poglej prejšnjo temo :: Poglej naslednjo temo  
Avtor Sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1282
Aktiv.: 5.72
Kraj: glej fogl
PrispevekObjavljeno: Pet Dec 14, 2007 8:00 pm    Naslov sporočila:  XilinxISE - osnove Odgovori s citatom
Berem vodič o xilinx ise, kjer piše, da če hočem narediti clk signal, moram izbrati "New Source" in izbrati "IP (Coregen & Architecture Wizard)". Problem pa je, da pri meni te možnosti sploh ni (glej slike spodaj). Confused Zakaj to?

prtscr1.JPG
 Opis:
 Velikost datoteke:  140.67 KB
 Pogledana:  14 krat

prtscr1.JPG
prtscr2.JPG
 Opis:
 Velikost datoteke:  125.96 KB
 Pogledana:  12 krat

prtscr2.JPG
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
Glitch
Član
Član



Pridružen-a: Pet 07 Apr 2006 11:40
Prispevkov: 1477
Aktiv.: 6.32
PrispevekObjavljeno: Pet Dec 14, 2007 8:53 pm    Naslov sporočila:   Odgovori s citatom
Zato, ker to velja za FPGA in ne za CPLD vezja.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1282
Aktiv.: 5.72
Kraj: glej fogl
PrispevekObjavljeno: Pet Dec 14, 2007 9:56 pm    Naslov sporočila:   Odgovori s citatom
Aja, kako pa gre to potem pri CPLD-jih. Rad bi naredil samo, da bi mi ledica utripala z določeno frekvenco.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
.
Član
Član



Pridružen-a: Pon 23 Avg 2004 16:16
Prispevkov: 16777190
Aktiv.: 70821.67
PrispevekObjavljeno: Pet Dec 14, 2007 11:20 pm    Naslov sporočila:   Odgovori s citatom
Brisana vsebina odstranjenega uporabnika.
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
Glitch
Član
Član



Pridružen-a: Pet 07 Apr 2006 11:40
Prispevkov: 1477
Aktiv.: 6.32
PrispevekObjavljeno: Sob Dec 15, 2007 10:05 am    Naslov sporočila:   Odgovori s citatom
Vseeno pa prestudiraj datasheet CPLDja, da bos videl kaj vsebuje, kam peljes globalne signale (uro, set, reset itd.).
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
Pokaži sporočila:   
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja Časovni pas GMT + 2 uri, srednjeevropski - poletni čas
Stran 1 od 1

 
Pojdi na:  
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu

Uptime: 493 dni


Powered by phpBB © 2001, 2005 phpBB Group