www.elektronik.si

[trot]

Signale, ki sem jih naredil za en enostaven projekt bi rad pripeljal na zunanje pine fpga-ja. Problem je, da mi v oknu, kjer signalom določam pine (klik) rx signala sploh ne pokaže, tako da mu tudi ne morem določit pina. Zakaj to, kaj delam narobe.

[.]

Brisana vsebina odstranjenega uporabnika.

[DMan]

Kako pa je z logiko vezano na ta rx signal.
Če logična pot med vhodnim pinom in izhodnim ni definirana Xilinx ISE optimizira in vrže logično neuporabljen pin iz projekta, tako ta zgleda na prvi pogled pri tebi. Bodisi ni vezan nikamor in ne vpliva na spremembe izhodnih signalov bodisi je vmes neka nemsiselna logika.

Poglej če kaj je na tem.

[aly]

[trot]

Ta rx signal imam priključen na signal od uart modula, tako da ne visi v zraku. Sem pogledal opozorila ki so poleg, pa o tem rx signalu čisto nič ne govori. Katere signale pa on predlaga na izhod - tiste, ki so v moduli, ki ga nastavim kot top?

Saj v končni fazi ISE itak ne more vedet katere signale hočem na izhodih (ali pač). Lahko je tudi en vmesni samo za debugiranje. Sem naredil tako kot je predlagal MarE69.