www.elektronik.si

trot · Objavljeno: Čet Jan 15, 2009 8:54 am Naslov sporočila: asinhronska vezja

Če prav vem imajo asinhronska vezja omejitev pri spreminjanju vhodov (vedno lahko spremeniš samo enega naenkrat), poleg tega pa gre med prehodi med stanji tudi skozi druga nestabilna stanja (ki za kratek čas spremenijo izhod). Mogoče kdo ve, kdaj bi v praksi sploh lahko uporabil tako vezje?

Sokrat · Objavljeno: Čet Jan 15, 2009 10:35 am Naslov sporočila:

Lahko ga uporabis kadar ti je vseeno kaj se dogaja z izhodi (npr. ce breme zelo pocasi odreagira na spremembo izhoda, kot npr. rele) in si ne mores privosciti kompleksnejsega in drazjega sinhronega vezja.

Se ena moznost je, da namerno zelis na delovanje vplivati asinhrono (npr. reset) in ne sele ob naslednjem taktu ure.

chaos · Objavljeno: Čet Jan 15, 2009 4:14 pm Naslov sporočila:

Dejansko je večina stvari asinhronih, sinhroni so samo flip-flopi.

Če si predstavljaš en modul, ki izvaja neko matematično operacijo nad vhodnimi podatki, potem bodo vhodi asinhroni, izhodi verjetno sinhroni, vmes pa samo toliko flip-flopov, kolikor jih je potrebnih za realizacijo logične funkcije oz. za doseganje željene frekvence delovanja. Vse ostalo se 'računa' asinhrono.

Zakaj bi se pa v asinhronem vezju lahko spreminjal samo en signal? Spremeni se jih lahko poljubno veliko ob poljubnem času ...

LP!

Jan · Objavljeno: Čet Jan 15, 2009 4:27 pm Naslov sporočila:

chaos · Objavljeno: Čet Jan 15, 2009 4:53 pm Naslov sporočila:

Ti govoriš o avtomatih, ne velja pa to splošno za asinhrona vezja. Če si predstavljaš matematično funkcijo y=2*(a+b), realizirano kot asinhrono logično vezje, potem je čisto vseeno, kdaj in kako se spremenita a in b, rezultat bo pravilen po stabilizaciji izhoda y.

LP!

Jan · Objavljeno: Čet Jan 15, 2009 5:07 pm Naslov sporočila:

Ja imaš prav. Sem mislil na sekvenčna asinhronska vezja, ko imaš še povratno vezavo.

lp
Jan

Sokrat · Objavljeno: Čet Jan 15, 2009 6:32 pm Naslov sporočila:

En lep primer z razlago za razliko med navidez enakim vezjem v sinhroni in asinhroni izvedbi (ripple vs. synchronous counter).

BorutS · Objavljeno: Pet Jan 30, 2009 11:09 pm Naslov sporočila:

V FPGA sekvenčnih asinhronih vezij naj ne bi bilo... niso zanesljiva.

agorkic · Objavljeno: Sre Apr 08, 2009 6:32 pm Naslov sporočila:

Asinhronih vezij se raje izogibaj - kot so dejali so nezanesljiva. So pa hitra tako, kot so hitra logicna vrata+povezave med njimi. Ponavadi se uporablja kombinacija med sinhronimi (flip flop) in asinhronimi sistemi. Pri tem je potrebno biti zelo pazljiv, da dosezes zahtevan timing.

LP

Ales