www.elektronik.si

[cheese]

Pozdrav,

Lotil sem se načrtovanja BPSK sprejemnika za 146MHz, in obtičal pri VCO-ju. Sprejemnik uporalja "Costovo zanko", z lokalnim oscillatorjem na isti frekvenci kot je sprejem.

Zdaj pa nevem kakšno "širino" mora imeti VCO, torej kakšne so razlike v frekvenci signala od oddajnika do sprejemnika.

Oddajnik je satelit (cubesat), nekje na 500, 600km višine.

LP Jošt

[jmivsek]

Kolikšna pa je bitna hitrost sprejetega signala? Od te je najbolj pri costasovi zanki odvisno, kolikšno je dovoljeno odstopanje frekvence lokalnega oscilatorja sprejemnika od frekvence LO na satelitu.

[cheese]

Načrtovana hitrost je 1200bps. Torej če prav razumem večja kot je hitrost (pasovna širina), manjše odstopanje je dovoljeno?

[S57KSL]

Ravno obratno. Preberi vse Matjaževe članke v CQ ZRS.

[jmivsek]

Če se prav spomnim, je dovoljeno odstopanje 10% bitne hitrosti, za 1200b/s torej samo dobrih 100Hz. Kot je že predhodnik povedal, je dobro prebrati članke od Matjaža Vidmarja S53MV, ki Costas-ovo zanko uporablja v svojih projektih BPSK postaj (začenši s packet radijem, v današnjem času pa za NBP).

Splača se začeti s predstavitvijo o Izbiri modulacije za Packet radio, kjer so navedeni tudi načini demodulacije s Costas-ovo zanko. Prva implemetacija je opisana v članku Uporabniška 23cm PSK radijska postaja za 1,2Mbit/s (Digitalni mostovi, 2000, str.166), precej izboljšana in poenostavljena NBP implementacija pa v članku Megabitna BPSK radijska postaja za 430MHz (demodulator na str.15).

Avtorjeva rešitev Costas-ove zanke s 'sukalnikom' faze, ki se ujame z razliko frekvenc sprejemnega ter oddajnega LO s pomočjo uporovnega venca, se mi zdi posnemanja vredna. Prek uporovnega venca ter primerjalnikov je namreč izveden enostaven ADC (v NBP različici so za analogno primerjavo uporabljeni kar digitalni vhodi Altera CPLD čipa). Izhod iz tega ADC je 16 fazno zamaknjenih digitalnih signalov, ki dajejo podatek o tem, v katero stran se faza vrti in kako hitro. S tem krmilimo enostaven PLL, ki skrbi za pravilno sukanje faze. Glej 22. stran zgoraj omenjene predstavitve ter shemo vezja v Alteri na 17. strani zgoraj omenjene NBP implementacije.

[mosqito]

Kaj pa ce signal zamaknes za 90, da dobis komplementarni par signalov in to pripeljes na pravi adc? Naprej pa z dsp algoritmi. 1200bps bo prezvecil vsak normalni mikrokontroler, npr cortex m4f ali pa m7. Source kode je kar nekaj na to temo. S53MV ima sicer odlicne resitve, samo jih je malo povozil cas.

Poglej npr. http://wb6dhw.com/For_Sale.html#UHFSDR in http://www.stm32-sdr.com/styled/index.html