www.elektronik.si

[71GA]

Lep pozdrav!

RS flip flop razumem vse lepo in prav, vendar, ko pride do dinamičnega flip flopa se mi zalomi. Skliceval se bom na spodnji sliki.



Čisto na desni je RS flip flop katerega razumem. Razumem tudi del z NEIN vrati levo, ki povezuje R in S priključka z EN. Vem da se le ob tem, ko je EN v logični 1 stanje R in S prenaša preko NEIN vrat naprej na RS flip flop.

Kar mi ni jasno je spodnji graf, ki prikazuje, kako je EN priključen na clock (CLK). Ni mi jasno, zakaj je EN=1 ko je CLK=1, saj je med CLK in EN kondenzator. Ali ni tako, da če je CLK=1 mora biti na nasprotni plošči kondenzatorja nasproten potencial, torej EN=-1

Kaj se v bistvu dogaja, da dobimo tak signal, kot je na spodnji sliki. Tega si ne morem in ne morem razložiti.

[TECHNIC]

Kondenzator ne pusti, da se napetost na njem takoj spremeni (prehodni pojav).
Na začetku je na kondenzatorju 0V. Nato dvigneš levi pol na nek napetostni nivo, kondenzator pa se začne polniti na razliko napetosti preko upora R (desni pol začne "vleči" proti masi). V prvem trenutku je na drugem polu kondenzatorja cela napetost, ki se začne nižati proti 0V. Po prehodnem pojavu je kondenzator napolnjen (na njem je razlika napetosti) in če sedaj levi pol postaviš na 0V, je desni pol negativen (0V - razlika napetosti). Nato ga upor zopet "potegne" proti masi.

Prvi stavek verjetno največ razloži ...

[71GA]

[TECHNIC]

Masa, GND, 0V, rail ... tako ja. (velja za enosmerne kroge)
Tisti upor vleče desni pol vedno proti 0V.