www.elektronik.si

[cimo]

Lepo pozdravljeni,

zanima me, če ima kdo kaj izkušenj s pisanjem procesorjev v VHDL jeziku. Imam nampreč na razpolago temo diplomske naloge, ki se nanaša na 32-bitni uP in me zanima, če je stvar preveč komplicirana za izdelavo.
Na opencores.com sem našel precej spisanih procesorjev, vendar nisem zasledil nobenega 32-bitnega (le 8 ali 16) - koliko časa se približno porabi za predelavo 16-bitnega v 32?

Da ne bo pomote...nobenega ne prosim, da mi napiše procesor oz. diplomsko nalogo...to bi seveda rad sam opravil...potrebujem samo kakšen nasvet kako se zadeve najbolj preprosto lotit, da ne bi po nepotrebnem odkrival kakšne tople vode

Ali ima mogoče kdo kaj gradiva PDF obliki, ki zadeva procesorje v VHDL in bi mi jo bil pripravljen posredovati?

Najlepša hvala in LP,
Mitja.

[chaos]

Jaz se (med drugim ) ukvarjam tudi s t.i. soft-core procesorji, sicer v verilog jeziku. Kaj je pa namen oz. tema te tvoje diplomske?

Pisanje 32-bitnega procesorja ni ravno sala, sploh ce nimas nobenih izkusenj oz. teoreticne podlage (ki jo imajo, po pravici povedano, vec studenti FRI kot FE).

Na opencores drugace lahko najdes precej 32-bitnih procesorjev, sicer je mogoce vecina res v verilog jeziku. Ce se prav spomnim je vsaj kaksna Motorola 68k napisana v VHDL-ju.

Predelava 16-bitnika v 32 je prakticno nesmiselno pocetje, bolje je kar vzeti 32-bitnika, ali ga pa napisati na novo.

Za knjige poglej kaj v smeri Computer Organization, ali pa Fundamentals of Digital Logic with VHDL Design.


LP!

[teey]

No, je pa res da odvisno v kakšem obsegu.

Kaj bi pa moral vse implementirati? Je dovol osnovna ALU enota, kak ukaz za premik in vmesnik za RAM ali Flash? Če se te usmilijo potem mislim da ni takšen zalogaj, je pa dobro če imaš vsaj malo predstave kakšno je drobovje procesorja in kje se pretaka in živi mikro koda

Kakšne pa imaš že izkušnje z CPLD/FPGAji?

LP!

[cimo]

Hvala za vse informacije....tema je predelava 32-bitnika (VHDL, Verilog), da lahko zajema 24-bitne podatke. Pri tem pa bi moral narediti dvojedrnika, ki z enim procesorjem filtrira (IIR) signal z drugim pa dela IDFT.

Izkušnje z VHDL so bolj v okviru študija (beri: majhne), vendar zame ni nobene ovire. Če se nekaj lotim, bom to tudi naredil. Če sem se lahko naučil programiranja uC in izdelave celotnega projekta v 18 dneh iz popolne nule, potem je ta izziv še toliko bolj zanimiv

Hvala za pojasnila....
Bom poskusil poiskati še kakšne zanimive PDF knjige, da bi mi malo bolj osvetlile vpogled v VHDL/Verilog procesorje.

LP,
Mitja.

[chaos]

Obe funkciji (IIR in IDFT) lahko v logiki implementiras brez procesorja - celo bolj preprosto in seveda obcutno hitreje (v smislu pretoka podatkov).

Lahko pa uporabis en mini procesor samo za kontrolo, vse ostalo naredis v logiki - ce se ne motim, imas tako IIR kot IDFT ze napisan na opencores.

Pa veliko uzitkov pri tem izzivu! (se ne hecam)

p.s.: uporabi "slovenski" procesor - openrisc or1200.

LP!