www.elektronik.si Seznam forumov www.elektronik.si
Forum o elektrotehniki in računalništvu
 
 PomočPomoč  IščiIšči  Seznam članovSeznam članov  SkupineSkupine  StatisticsStatistika  AlbumAlbum  DatotekeFilemanager DokumentacijaDocDB LinksPovezave   Registriraj seRegistriraj se 
  PravilaPravila  LinksBolha  PriponkePriponke  KoledarKoledar  ZapiskiZapiski Tvoj profilTvoj profil Prijava za pregled zasebnih sporočilPrijava za pregled zasebnih sporočil PrijavaPrijava 

FPGA začetnik
Pojdi na stran Prejšnja  1, 2, 3, 4, 5
 
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja
Poglej prejšnjo temo :: Poglej naslednjo temo  
Avtor Sporočilo
icek
Član
Član



Pridružen-a: Ned 15 Maj 2005 22:31
Prispevkov: 105
Aktiv.: 0.47
Kraj: Ruše

PrispevekObjavljeno: Pon Dec 24, 2007 11:26 pm    Naslov sporočila:   Odgovori s citatom

Sem preizkusil na plati in mi lepo dela.
Preveri, če si prav dodelil vhodne in izhodne signale pravim pinom čipa.
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 25, 2007 9:56 am    Naslov sporočila:   Odgovori s citatom

Jaz mislim da sem. A mi lahko prosim prilepiš kar cel xilinx projekt.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
icek
Član
Član



Pridružen-a: Ned 15 Maj 2005 22:31
Prispevkov: 105
Aktiv.: 0.47
Kraj: Ruše

PrispevekObjavljeno: Tor Dec 25, 2007 12:33 pm    Naslov sporočila:   Odgovori s citatom

Projekt za Digilent Xboart


LED_test.rar
 Opis:

Download
 Ime datoteke:  LED_test.rar
 Velikost datoteke:  1.03 MB
 Downloadano:  12 krat

Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Tor Dec 25, 2007 4:57 pm    Naslov sporočila:   Odgovori s citatom

Sem preizkusil tole, pa mi xilinx noče odpret projekta. Javi napako pri odpiranju. Sad
Sem pa preizkusil tvojo hex kodo (oz. kakorkoli se to imenuje pri teh zadevah) pa ledica lepo utripa.

Sem pa še enkrat pogledal moj projekt in se mi niti sličajno ne sanja kaj bi bilo narobe. Tukaj sem prilepil print-screan projekta. Je to v redu? Kaj dela ta "Bus Delimeter" opcija - sem izbral pravo? So še kakšne druge nastavitve, ki bi jih moral naredit?
klik
klik
klik
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
icek
Član
Član



Pridružen-a: Ned 15 Maj 2005 22:31
Prispevkov: 105
Aktiv.: 0.47
Kraj: Ruše

PrispevekObjavljeno: Tor Dec 25, 2007 5:21 pm    Naslov sporočila:   Odgovori s citatom

za signal takt nimaš določeno na katerem pinu je.
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Sre Dec 26, 2007 1:03 am    Naslov sporočila:   Odgovori s citatom

Sem rešil zadevo - zdej deluje. Jaz sem mislil, da on to sam zveže znotraj čipa.

Kako pa je, če potrebujem več takih signalov. Sem poskusil zvezat več signalov na isti pin, pa mi javlja napake.


Nazadnje urejal/a trot Sre Dec 26, 2007 9:36 am; skupaj popravljeno 1 krat
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
icek
Član
Član



Pridružen-a: Ned 15 Maj 2005 22:31
Prispevkov: 105
Aktiv.: 0.47
Kraj: Ruše

PrispevekObjavljeno: Sre Dec 26, 2007 9:36 am    Naslov sporočila:   Odgovori s citatom

seveda...
Ti uporabljaš vhodne in izhodne signale, ki so definirani v entity port. vsak od teh signalov mora od nekje prit - torej od zunaj. za vsak signal mora bit definirano na katerem pinu čipa se nahaja, drugače sam CPLD ne ve od kje naj vzame ta tvoj takt. Vezje čaka na fronto takta, ki nikoli ne pride.


Nazadnje urejal/a icek Čet Dec 27, 2007 7:32 pm; skupaj popravljeno 1 krat
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trully1
Član
Član



Pridružen-a: Pet 14 Nov 2003 20:20
Prispevkov: 216
Aktiv.: 0.97
Kraj: Železniki

PrispevekObjavljeno: Sre Dec 26, 2007 11:16 am    Naslov sporočila:   Odgovori s citatom

Pripenjam linka do dveh knjig za VHDL in CPLD:

Osnove(od xilinxa)
http://rapidshare.com/files/79117562/VHDL_Beginners_Book.pdf
in
Digital design with CPLD applications and VHDL
http://mihd.net/s1e8f4

Mogoče bo komu koristilo.

LP Matjaž
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
trot
Član
Član



Pridružen-a: Čet 18 Jan 2007 20:25
Prispevkov: 1270
Aktiv.: 6.07
Kraj: glej fogl

PrispevekObjavljeno: Čet Jan 24, 2008 3:47 pm    Naslov sporočila:   Odgovori s citatom

Tole se mi zdi, da bi tudi komu lahko prav prišlo.
Nazaj na vrh
Skrit Poglej uporabnikov profil Pošlji zasebno sporočilo
madzi
Član
Član



Pridružen-a: Sre 24 Sep 2003 10:46
Prispevkov: 315
Aktiv.: 1.42
Kraj: Pragersko, Dragonja vas, Maribor

PrispevekObjavljeno: Pet Jan 04, 2013 2:20 pm    Naslov sporočila:   Odgovori s citatom

Tudi sam sem začetnik oziroma bi rad začel delati z FPGA in bi potreboval vašo pomoč.

Realizirati bi želel projekt, pri katerem moram iz 14bit, 40MHz AD pretvornika podatke spraviti na PC preko gigabitnega LAN.

Zataknilo se je že pri izbiri čipa, saj sem mojo žalost ugotovil, da je FPGA čipov in "kit-ov" ogromno pa tudi cene letijo v nebo. Želel sem enostavno razvojno ploščo brez nepotrebne periferije ker pač takšne z gigabitnim LAN-on za sprejemljivo ceno nisem zasledil. Ogrel sem se za DE0-Nano ker je enostavna in tudi zaradi cene.
FPGA-ju bi dodal ADC z pripadajočo periferijo, gigabitni PHY za ethernet ter IP core zanj in moj del programja za branje ADC in logiko za pošiljanje podatkov po protokolu.

Sedaj pa me zanima, če bi ta FPGA to sploh prenesel, glede na to da ima "samo" 22320 logičnih elementov?

Opažam, da se tukaj na forumu ukvarjate predvsem z Xilinx-i, kako to?

Lp,
Davorin
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo Pošlji E-sporočilo
chaos
Član
Član



Pridružen-a: Sob 16 Sep 2006 22:12
Prispevkov: 1063
Aktiv.: 4.98
Kraj: Zagorje ob Savi

PrispevekObjavljeno: Pet Jan 04, 2013 5:55 pm    Naslov sporočila:   Odgovori s citatom

DE0-nano je dobra izbira, Terasic dela dobre razvojne plosce.

22k logicnih elementov je vec kot dovolj, za boljso predstavo, to je dovolj za ~ 10 32-bitnih RISC soft-core procesorjev. Dovolj bi bil ze najmanjsi FPGA z ~ 5k LE.

Ne vem zakaj se drugi ukvarjajo predvsem z Xilinx-i, verjetno zaradi boljse dobavljivosti? Jaz osebno imam veliko raje Altero (npr. Spartan3 je s svojimi DCM-ji namesto PLL-i velikokrat zelo 'tezaven', da sploh ne govorimo o programski opremi - ISE vs. Quartus).

LP!
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
Dorijan
Član
Član



Pridružen-a: Ned 22 Jun 2008 10:48
Prispevkov: 2481
Aktiv.: 12.93
Kraj: južnoprimorska

PrispevekObjavljeno: Pet Jan 04, 2013 7:15 pm    Naslov sporočila:   Odgovori s citatom

chaos je napisal/a:
...(npr. Spartan3 je s svojimi DCM-ji namesto PLL-i velikokrat zelo 'tezaven', da sploh ne govorimo o programski opremi - ISE vs. Quartus).

LP!

Spartan3 je tako zastarel, da je lani še xilinx ukinil večino podpore zanj tako, da zdaj je vstopni razred spartan6ka

_________________
Če nekaj deluje, razstavi in ugotovi zakaj.
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
chaos
Član
Član



Pridružen-a: Sob 16 Sep 2006 22:12
Prispevkov: 1063
Aktiv.: 4.98
Kraj: Zagorje ob Savi

PrispevekObjavljeno: Pet Jan 04, 2013 9:14 pm    Naslov sporočila:   Odgovori s citatom

Dorijan je napisal/a:

Spartan3 je tako zastarel, da je lani še xilinx ukinil večino podpore zanj tako, da zdaj je vstopni razred spartan6ka


Medtem ko so CycloneII se kar uporabni - mislim, da to pove dosti (kaj sam Xilinx misli o svojih Spartanih). Potem imas pa se problem dobiti kaksen pameten Spartan6 v *QFP ohisju, ce hoces sam narediti kaksno vezje ...
Za moje pojme so za hobi izdelke trenutno najbolj primerni CycloneIII (zmogljivost / cena / velikost / dobavljivost / ohisje).

LP!
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
damonstr
Član
Član



Pridružen-a: Pon 05 Jul 2010 10:06
Prispevkov: 43
Aktiv.: 0.26
Kraj: Smrečje

PrispevekObjavljeno: Sob Jan 05, 2013 11:08 am    Naslov sporočila:   Odgovori s citatom

madzi je napisal/a:
... ker pač takšne z gigabitnim LAN-on za sprejemljivo ceno nisem zasledil....


Za poceni denar takih pač ne boš dobil.

Na faksu imamo Digilentove BASYS2 plošče, ki imajo čipe s 100k in 250k vrati. Stane manj kot 100 €. Za ethernet lahko uporabiš ipcore, ki ga najdeš na internetu.

_________________
Serious firepower!
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo
Pokaži sporočila:   
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja Časovni pas GMT + 2 uri, srednjeevropski - poletni čas
Pojdi na stran Prejšnja  1, 2, 3, 4, 5
Stran 5 od 5

 
Pojdi na:  
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu

Uptime: 48 dni


Powered by phpBB © 2001, 2005 phpBB Group