www.elektronik.si

[damjanc]

Recimo pri nas postopek testiranja izgleda takole:
- zalotan in očiščen pcb se pregleda pod mikroskopom. Pravilnost komponent, orientacija itd.
- merjenje napetosti in clock-ov. Nameščanje jumperjev (imamo namreč takšno prakso, da so vsi izhodi regulatorjev vezani preko jumperjev do porabnikov)
- izvede se JTAG (IEEE 1149.1 boundary scan) test. Testni softver glede na referenčne vektorje diagnosticira morebitne napake.
- izvede se funkcionalni test naprave. Sledi montaža v ohišje, pakiranje itd.

Izplen modulov, ki sestavljajo naprave, je pri nas večji od 90%. Seveda ob upoštevanju dejstva, da uporabljamo multilayer pcb-je z debelino netov do 6 mils, BGA čipe tudi nad 1000 pinov, specialne signalne konektorje (Mictor), QFP čipe z 0.4 mm pitch itd.
Iz prakse lahko povem, da z JTAG testom ne odkrijemo samo električnih napak na vezju (slabo zalotani pini, nepovezani neti, kratki stiki), ampak se lahko stestirajo RAM-i, FPGA in CPLD čipi ter vsa integrirana vezja, ki imajo integriran boundary scan modul oz. za katera se dobi BSDL file. Tudi nekaj mikrokontrolerjev je že med njimi (npr. Atmel AT91SAM9260). Žal najbolj kompleksne probleme lahko le diagnosticiramo, odpravljajo pa jih potem drugje (npr. BGA rework).

Kako pa se tega lotevate v vaših podjetjih?

Lp,
D

[aly]

Najprej gre na PCB čip (dice), ki se ga zbondira. Platko se priklopi s tesnimi pini, da se vidi, če čip deluje. Potem se čip zalije in naspajka ostale komponente. Optična kontrola. Nato gre vezje na kompleksno testno napravo (s testnimi pini), kjer se pomeri napajalni tok, funkcionalnost analognega in digitalnega dela. Nato se pomeri funkcionalnost magnetnega dela. Sledi kalibracija celotnega sistema in shranjevanje parametrov v PROM.