 |
www.elektronik.si Forum o elektrotehniki in računalništvu
|
Poglej prejšnjo temo :: Poglej naslednjo temo |
Avtor |
Sporočilo |
trot Član


Pridružen-a: Čet 18 Jan 2007 20:25 Prispevkov: 1282 Aktiv.: 5.72 Kraj: glej fogl
|
Objavljeno: Sre Dec 03, 2008 10:51 pm Naslov sporočila: vhdl - delay |
|
|
Gledam vhdl ukaz after s katerim lahko narediš neko časovno zakasnitev, primer:
Koda: |
Y1 <= not (A and B) after 7 ns; |
ni mi pa jasno, kako se to v fpga-ju doseže. Najbrž nima veze z uro, ker v nikjer ne zahteva frekvenco ure. Mogoče kdo ve? _________________ lp, Klemen |
|
Nazaj na vrh |
|
 |
icek Član

Pridružen-a: Ned 15 Maj 2005 22:31 Prispevkov: 105 Aktiv.: 0.44 Kraj: Ruše
|
Objavljeno: Sre Dec 03, 2008 11:07 pm Naslov sporočila: |
|
|
Te zakasnitve so samo za simulacije. Za FPGA ta koda "ne špila". |
|
Nazaj na vrh |
|
 |
trot Član


Pridružen-a: Čet 18 Jan 2007 20:25 Prispevkov: 1282 Aktiv.: 5.72 Kraj: glej fogl
|
Objavljeno: Sre Dec 03, 2008 11:50 pm Naslov sporočila: |
|
|
A je še kaka taka zadeva, ki velja samo za simulacijo? _________________ lp, Klemen |
|
Nazaj na vrh |
|
 |
|
|
Ne, ne moreš dodajati novih tem v tem forumu Ne, ne moreš odgovarjati na teme v tem forumu Ne, ne moreš urejati svojih prispevkov v tem forumu Ne, ne moreš brisati svojih prispevkov v tem forumu Ne ne moreš glasovati v anketi v tem forumu Ne, ne moreš pripeti datotek v tem forumu Ne, ne moreš povleči datotek v tem forumu
|
Uptime: 493 dni
Powered by phpBB © 2001, 2005 phpBB Group
|