www.elektronik.si

[dpavli]

Pozdravljeni.

Imam težavo s predolgim časom downloadanja.

V iMPACTu mi downloada design več kot 3 minute. Kabel je Digilentova kopija Parallel-III kabla, ISE Foundation 10.1, Vista SP1, device XC5VFX70T.

Je imel kdo podobne težave? Jih morda celo odpravil?

Hvala za pomoč
LPd

[alessio]

Preveri frekvenco JTAG-a v nastavitvah.

[aly]

Hm, paralelni kabel sprogramira v nekaj sekundah, USB kabel pa v manj kot sekundi

Kot je napisal alessio - preveri frekvenco JTAG clock-a.
Če imaš design slabo narejen, potem je potrebno delati z nižjim clockom.
Ampak ta čas v minutah - to je pa prehudo. Je prej delovalo in imaš sedaj težave, ali so težave že od začetka?
Mogoče problem z LPT driverji ... poskusi ponovno inštalirat ISE, ampak samo driverje za kable.

[Glitch]

Tak čas prenosa je pa res malce ubijalski. Ali se clk sloh da spremeniti pri Parallel-III kablu? Jaz tega ne morem.

[dpavli]

Težave so od začetka. Imam na novo postavljen sistem in novo ploščo, tako da nimam s čim primerjat. Ko sem nazadnje kaj razvijal na tem PCju, so bili gor XPji in enak kabel je na Spartan-3 ploščo prenesel design v sekundah.

Bitstream, ki ga prenašam, ima 3MB (megabajte), ampak to je že v štartu tako - VHDL design je tipa "hello world", torej slika tipke preko ure na LED, nič drugega. Plošča je pa itak Xilinxova. Pri Spartan-3 je bil bitstream namreč dolg 128kB, ampak pri mojem FPGAju je očitno nekoliko zahtevnejši. Ampak 3 minute...

Clocka pa nimam kje spremenit. ISE je sveže inštaliran (sem ga večkrat, saj sem moral najti celoten Foundation in mojo serijsko številko, da ta device sploh podpira). V iMPACTu piše spodaj desno 200kHz in to je to.

[Glitch]

Jaz bi dal vse ostale clene v verigi na bypass. Klikni z desno tipko miske na cip, assign in nato bypass oz. pri inicializaciji (CTRL+I) das vse na bypass razen tistega, ki ga zelis konfigururati.

To je pa res veliko cipov

[dodano]
Meni 500KB bit file poslje in preveri v 18s.

[dpavli]

Je lep chain, ne?

No saj ne vem, kako da niso na bypass - verjetno sem še enkrat inicializiral, ker vem da ponavadi neuporabljane člene dam na bypass.

Ampak če tako pogledamo... bitstream je 3MB, prenaša ga recimo 3 minute... pri Spartanu-3 je bitstream 128kB, prenaša ga manj kot 10 sekund... potem hitrost prenosa štima, ne?

LPd.

[dodano]
Torej ti potrebuje za pošiljanje 1MB 18s, 3MB bi šlo pri tebi v minuti (brez preverjanja).

[Glitch]

Malo sem se zmotil. Pri posiljanju bit datoteke v fpga ni preverjanja. Tvoj prenos stima. Ali bos nabavil USB JTAG ali bos pa trpel.

[dpavli]

V poštev pride samo Xilinxov USB za 200$/€ saj imam Digilentovo USB kopijo in je podprta samo v njihovem Adept softwareju, kjer pa ni podpore za Virtex-5 (chain prebere, vendar je V5 edina naprava, ki je ne prepozna).


Ne razumem, zakaj imajo lahko cenejše Spartan-3A plošče vgrajeni USB design loader, medtem ko je na moji plošči Cypress na voljo samo za ga sprogramirat.

[aly]

Obstajajo definicijski fajli za čipovje v JTAG verigi.
Če v Adept-u incializiraš chain ter mu podtakneš definicijo za V5, bi moral znati prebrat konfiguracijski fajl in ga sprogramirat ... To je teorija, nisem še preizkušal.
Podobno bi moralo iti, če bi imel na primer en atmelov AVR povezan v JTAG verigo

[dpavli]

BSDL, kajne? (Boundary Scan Description Language)

Bom poskusil prihodnji teden še z USB kablom, ki ga imam trenutno v Ljubljani, vendar se bojim da ne bo šlo - preko Parallel kabla je stanje v Adeptu sledeče:



Torej Adept že sam po sebi ne dovoli operacij z Virtexom.

No, zaenkrat se bom potrudil s čakanjem treh minut na download, vsekakor pa se to na dolgi rok ne bo obneslo, tako da bo potrebno najti neko rešitev. Najelegantnejša bi bila z Adeptom, ker že imam kabel. Sem v kontaktu z Romunskim predstavnikom Digilenta, bomo videli če bodo našli oni rešitev glede Adepta.

Hvala za vso pomoč,
LP D.

PS: na SourceForgeu sem zasledil nek vmesnik za iMPACT, ki Digilentov protokol spremeni v Xilinxovega in naj bi omogočal uporabo Digilent USB kabla v iMPACTu, vendar še vedno čakam na odgovor avtorja programa. Ali kdo pozna to zadevo, je že preizkušal? Težava je v tem, da nova verzija, ki podpira Digilent USB, še ni objavljena, temveč jo je avtor pošiljal testerjem po mailu.

[chaos]

Meni se tri mniute spoh ne zdi tako veliko. Ja, za virtex5 znajo biti download casi kar dolgi, tudi preko usb-ja stvar ni 'hipna'.

Konec koncev pa 3 minute ni ravno tako grozno za pocakat, saj menda ne nalagas vsakih pet minut ... testiranje se pa da v vsakem primeru bolje narediti na racunalniku.

LP!

[BorutS]

Sprogramirati moras 27.025.408 bitov, in ce to pocnes s paralelnim kablom je 3 minute kar uredu. Ko bos nekoliko zakompliciral design (glede na to da imas kar hud fpga), bos med prevajanjem lahko cakal tudi uro ali dve.. da bos prisel do filea ki ga bos v 3 minutah sprogramiral... Sprijazni se pac s tem, da za vsako minimalno spremembo ne delas sinteze itd.... in ne programiras...

LP
Borut

[Glitch]

Ja, ampak glupi Xilinxov program gre prevajat tudi datoteke, ki sicer so vkljucene v projekt, niso pa neposredno povezane v koncen design tj. niso pod top modulom. In to lahko res traja in traja. Sploh takrat, ko se synthesis ne izvede: nic zelene kljukice, nic errorjev. Warning se pojavi, ki je pa pravzaprav error. Se pa spreminja od verzije do verzije. Verzija 8 mi je bila veliko bolj prirocna, ker sem lahko za katerikoli modul izvedel synthesis in RTL view. Jamajka.

Hja, clovek hoce probati tudi najbolj enostavne stvari v zivo in ne s simulacijami. Recimo, da tukaj dela, sploh behavioral, ki poje marsikaj. V sprogramiranem FPGA pa ne. No, tudi simulacije so lahko precej dolge. Sploh s prilozenim simulatorjem.

[chaos]

Simulacija na pc-ju ima za moje pojme precej prednosti.
Xilinxovi programi so pa res bolj tako-tako, se moraš pač malo potruditi in najti druge.
- če imaš denar:
* Cadence ncsim za simulacijo, super zadeva
* Synplify za sintezo
- če nimaš denarja:
* icarus verilog za simulacijo
* xilinx samo za sintezo

Te uporabljam jaz, je pa še dosti drugih, mogoče še boljših.

LP!