www.elektronik.si

[NeoTO]

Rad bi uporabil dodatni RAM. Imam BSI-jev 128kB RAM čip (BS62LV1024), ki bi ga rad povezal na 8-bitni mikroprocesor. Nameravam uporabiti še 8-bitni register (74HCT373) za adreso, podatkovno vodilo pa naj bi bilo povezano kar direktno na SRAM čip. Do tu še gre, zataknilo se mi je pri povezovanju za tiskano vezje...
Ima kdo kakšen namig, kako to razrešit? Ali pa kakšen primer, kjer je to že narejeno? Pa zaželjeno bi bilo, da je to na največ 2 layerjih...

[Sokrat]

1: Predlagam ti, da namesto 373 uporabis 573 latch, ki ima precej manj butast razpored pinov za aplikacije, v katerih sluzi kot demultiplekser za A/D linije.

2: Mislim, da je lazje multipleksirati naslovne in podatkovne linije namesto samo naslovnih, saj je komunikacijski protokol bolj preprost. Ce multipleksiras spodnjih 8 naslovnih in podatkovne, potem mislim da bos imel se najmanj komplikacij z nacrtovanjem.

3: Na najvec 2 layerjih ? Kaj za vraga pa ustvarjas, da si jih "porabil" vec ? Z zgoraj omenjenim latchem lahko enostavno potegnes podatkovne linije od vhodov latcha po enem layerju, naslovne pa od izhodov po drugem in imas problem resen brez krizanja. Lahko bi sle tudi vse po istem layerju, ce to razpored pinov RAMa omogoca.

4: Ce je tisti LV v imenu RAMa oznaka za low voltage, potem pazi, da bo komunikacija res delovala, torej da bodo napetostni nivoji ustrezni, sploh ce imas namen prikljuciti na MCU s TTL izhodi.

[NeoTO]

1: ravnokar sem še malo brskal po netu in ugotovil ravno to...
2: 8-bitno vodilo se razcepi na 3-8 bitna: podatkovno, ki gre direktno na SRAM, 'spodnje' naslovno in 'zgornje' naslovno, na katerih pa sta uporabljena latch-a
3: Pri tistem butastem razporedu pri 373 latch-u sem že mislil, da ni rešitve v dveh nivojih, brez pretiranega števila vij
4: tisto pomeni, da deluje pri 2.4-5.5 V, torej v obsegu tako 5V, kot tudi 3,3V logike...

[Sokrat]

Nisi napisal za kaksen MCU gre; nekateri poznajo razlicne nacine ("mode") in omogocajo izvedbo preprostejsega priklopa.

Kako pa mislis upravljati linijo A16 in predvsem signalne linije (en clock za demux A0-A7, en za A8-A15 ter WR in RD signala za RAM, ob predpostavki, da so ustrezni OE pri latchih in CS pri RAMu ves cas vkljuceni in tako prihranis nekaj povezav) iz tega 8-bitnega vodila ?

[NeoTO]

Uporabljam 16F serijo PIC mikroprocesorjev, ki še ne podpirajo zunanjega vodila, zato imam pri zasnovi proste roke.
Za izvedbo zapisa v SRAM bo potrebnih 13 ukazov (brez A16 linije), kar mi trenutno zadostuje (pri 20MHz bi torej zapis 1 byta trajal nekje okoli 3us). Ob uporabi A16 linije pa se doda še pač dva ukaza...
CS vhodi na SRAM-u so že notranje 'potegnjeni' (en je aktivni visok, drug pa nizek), tako da jih sploh nisem povezoval.
Za povezavo potrebujem 15 linij (od tega 13 podatkovnih). 8-bitno vodilo se pač priključi direktno na enega izmed portov mikrokontrolerja, ostalih 5 pa na drug port.

Sokrat, hvala za pomoč.

[Sokrat]

Aha, narobe sem te razumel - domneval sem da nameravas vse stlaciti v 8 linij, kar bi bilo sila neprakticno. Ce si zdaj to pravilno predstavljam, sta dve liniji od tistih petih WR in RD za RAM, dve LE za vsak latch (tukaj bi lahko prisel skozi samo z eno, ce imas kje na vezju na voljo inverter, latcha pa zamenjas z 74*574), peta pa A16 (oz. A0) ?

[NeoTO]

Misliš, da bi lahko RD in WR liniji zamenjal z eno s pomočjo inverterja? Latch-a moram namreč čisto ločeno krmilit! Ostalo je pa tako, kot si napisal (A16 bi ločil in bi jo uporabljal kot page select).

[Sokrat]

Ne, RD in WR nisa asimetricni in ti to odsvetujem, sploh ce bi rad prikljucil vec naprav na isto vodilo. Oba dela demultiplekserja lahko krmilis samo z enim signalom (in inverterjem), ce zamenjas 74*573 za 74*574 (edge-triggered namesto level triggered), sicer ti vse skupaj ne bi delalo.