www.elektronik.si

[seba001]

Pozdravljeni.
Zanima me, kakšna je razlika med VHDL in Verilog jezikoma.
Kje bi dobil kaj dobre literature za začetnike?

lp

[GJ]

VHDL tutorial
in pa http://en.wikipedia.org/wiki/VHDL

Verilog tutorial
in pa http://en.wikipedia.org/wiki/Verilog

LP GJ

[seba001]

Ali je razlika samo v vrsti jezika?
Zanima me kako začeti in ali obstaja kaj dobre literature za začetnike?

[Glitch]

Sem ti mislil odgovorit, pa sem sel najprej gledat tiste linke, ki jih je dal GJ. Tam vse lepo pise, se dodatni linki so na teh straneh.

[jur]

www,google,com: compare verilog vhdl

Jur

[VolkD]

Razlika seveda je, a ni tako bistvena, da bi se zaradi takih razlik kot začetnik odločil za en ali drug jezik.
Tendence današnjega programiranja so v smeri Verilog. Sam sem pa bolj pristaš VHDL, ker se mi zdi nekoliko bolj logičen in zato malo enostavnejši za pisanje hardwera.