 |
www.elektronik.si
Forum o elektrotehniki in računalništvu
|
| Poglej prejšnjo temo :: Poglej naslednjo temo |
| Avtor |
Sporočilo |
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
 Objavljeno: Pet Maj 06, 2005 11:26 am Naslov sporočila: "starter kit" za CPLD, FPGA |
 |
|
dobil sem vprašanje, kako začeti z CPLD ali FPGA vezji...
tole je še za ostale, ki bi vas znala tematika zanimati.
| Citiram: |
| A mi lahko napišeš, kje lahko začnem? Kateri od špartancev bi bil za začetek najbolljši, kje dobiti programator, kje programsko opremo in kje kako razvijalno orodje? |
za začetek... hm
FPGA - veliko prostora, pozabi konciguracijo ob izklopu (rabiš eeprom zraven če ga hočeš uporabljat več kot 1m stran od PCja), veliko IO pinov, majhni pini za spajkanje!
CPLD - zelo malo prostora, konfig. si "zapomni", ne prav dosti IO pinov, tudi PLCC ohišje (ok za spajkanje tudi doma z lotkolmom za žlebove  )
software je free : ISE WEBPACK
ampak je okrog 300MB - tako da priporočam hitro linijo 
tu se naučiš osnove, kako softver deluje... sicer tole bazira na CPLD-ju, ampak glavno je da spoznaš softver
http://www.xilinx.com/products/cpldsolutions/flash/ise6/cplddemo.html
za čip priporočam enega iz Spartan-II družine. recimo XC2S100 je tak s katerim sem jaz začel. Moram opozoriti, da večina FPGAjev rabi vsaj 2 napajanji (nekateri celo 3). Ena je za jedro, ponavadi 1,8 ali 2,5V, ena je pa za IO pine (2,5 ali 3,3V). Pri IO pinih je potrebno biti pozoren na oznako "5V-tolerant" ! če ima to oznako lahko na čip pripelješ 5V od zunaj, čeprav dela na 3,3V. In je komunikacija povsem ok v obe smeri. (primer: spartan-II). Pri tistih, ki nimajo te oznake (primer: spartan-II E in večina ostalih) sicer čip lahko "govori" ostalim 5V sistemom, za kontra rabiš pa 100E upore vmes, da ne skuriš pinov na FPGAju.
CPLD TUTORIAL
SEZNAM IZDELKOV
nekaj o download kablih - rabiš enega izmed njih - paralelnega lahko sam narediš
BOLJ DETAJLNO O KABLIH
SHEMA JTAG KABLA, s tem da rabiš samo te signale na izhodu... vcc, gnd, tck, tdo, tdi, tms.
ta kabel bo ziher deloval s programatorjem (softver) ki ga dobiš pri WebPack-u zraven.
to so nekako osnove... ta softver WebPack je za pisanje VHDL ali podobnega jezika, za risanje shematike, za prevajanje in downloadanje na čip.
Če hočeš pa še simulacijo na PCju delat, pa nujno še kakšen dodaten (plačljiv!) program, npr ActiveHDL... Sicer je pa zadosti že počasen clock za vezje in logični analizator. Ker pinov je itak zadosti da gledaš (skoraj) vsak signal v vezju kar zunaj na analizatorju.
p.s. moji projekti (primeri, kaj se da narediti na takem vezju):
http://www.aljaz.info/elektro/eipci_razsiritev/index.html
http://www.aljaz.info/elektro/dmx_krmilnik/uvod.htm
http://www.aljaz.info/elektro/dmx_miza_vhdl_predstavitev/index.html
in tekmovanje na faksu (FE, Ljubljana) s takšnimi vezji:
http://lniv.fe.uni-lj.si/tekmovanje.html
http://lniv.fe.uni-lj.si/rezultati_tekme04.html
LP, aly.
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding  |
|
| Nazaj na vrh |
|
 |
Voychy
Neznanec
Pridružen-a: Čet 26 Maj 2005 18:15
Prispevkov: 4
Aktiv.: 0.02
|
| Objavljeno: Čet Maj 26, 2005 6:58 pm Naslov sporočila: |
|
|
Imam par vprašanj okoli CPLD konktretno Xilinix XC9572-7-PC44 čipa.
Dokumentacija je zelo slaba, tako, da preko xilinixove spletne strani nisem daleč [slovenščina je zame španska vas]. In sicer me zanima.
TCK,TDO,TDI,TMS, kam naj te pine vežem, ko je čip v delovanju ? GND, VCC ali kaki pull-up upori ?
Kaj so GTS,GSR,GCK pini ?
Prevajalnik pravi: Signal 'XTAL1' mapped onto global clock net GCK1??? Zakaj je to dobro, tam je čist lepo moj Quartz, ki dela na 9.83MHz in ga potem interno delim v odvisnosti, koliko si želim, da je moj manchester modem hitr ?
Ali morda ta čip rabi še morda svoj clock, da to sploh dela (mi je padlo ob misli zgoraj navedenega mapanja)? Čeprav mi je to nelogično, sej je le PLD ne pa procesor ???
In pa kje pri nas lahko nabavim paralel/jtag kabl za programiranje tega čuda iz ise webpack programa ? Saj je za programiranje namenjen iMPACT modul ?
Hvala za odgovore |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Čet Maj 26, 2005 8:42 pm Naslov sporočila: |
|
|
| Voychy je napisal/a: |
| Dokumentacija je zelo slaba, tako, da preko xilinixove spletne strani nisem daleč [slovenščina je zame španska vas]. |
ja kako pa govoriš? 
| Voychy je napisal/a: |
| TCK,TDO,TDI,TMS, kam naj te pine vežem, ko je čip v delovanju ? GND, VCC ali kaki pull-up upori ? |
mislim da jih lahko pustiš kar v zraku. Sem pogledal shemo moje razvojne plošče (sicer za FPGA) pa so direktno povezani na konektor brez česarkoli drugega.
| Voychy je napisal/a: |
Kaj so GTS,GSR,GCK pini ?
Prevajalnik pravi: Signal 'XTAL1' mapped onto global clock net GCK1??? Zakaj je to dobro, tam je čist lepo moj Quartz, ki dela na 9.83MHz in ga potem interno delim v odvisnosti, koliko si želim, da je moj manchester modem hitr ?
Ali morda ta čip rabi še morda svoj clock, da to sploh dela (mi je padlo ob misli zgoraj navedenega mapanja)? Čeprav mi je to nelogično, sej je le PLD ne pa procesor ??? |
GTS = GlobalTriState > vse pine dvigne v tristate
GSR = GlobalSetReset > reset vseh FF v čipu
GCK = GlobalClocK > en ali več globalnih layerjev po celotnem siliciju, da se Clock enakomerno distribuira po celem čipu. Sem priklopiš zunanji oscilator.
Rabiš zunanji oscilator, če si mislil notranja vrata uporabiti za negator in buffer pri oscilatorju ti to ne bo delovalo. Ker nima histereze.
Čip ne rabi svojega clocka. Tvoj dizajn ga rabi. In prevajalnik je zadosti pameten, da ti tvojo uro spelje na globalno mrežo. Čeprav je bolje to narediti na roko - že v dizajnu.
| Voychy je napisal/a: |
| In pa kje pri nas lahko nabavim paralel/jtag kabl za programiranje tega čuda iz ise webpack programa ? Saj je za programiranje namenjen iMPACT modul ? |
Ja, iMPACT ti sprogramira vse živo. Kabel si narediš sam - točna shema je zgoraj na enem od linkov.
še kaj ni jasno?
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
Voychy
Neznanec
Pridružen-a: Čet 26 Maj 2005 18:15
Prispevkov: 4
Aktiv.: 0.02
|
| Objavljeno: Čet Maj 26, 2005 9:49 pm Naslov sporočila: |
|
|
| Se pravi, da lahko pozabim, da z notranjem negatorjem in vhodnim buferjem in izhodnim buferjem implementiram oscilator, kakor je v mojem primeru ? In moram za to uporabiti zunanji chip, ki ima histerezo ? V originalu na tem mestu uporabljam 74hc04, ki pa tudi mislim, da nima histereze.... |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Čet Maj 26, 2005 10:06 pm Naslov sporočila: |
|
|
samo to lahko rečem, da poskusi.. jaz še nisem. Vedno sem delal z 40MHz ali podobnim zunanjim oscilatorjem - tista srebrna škatlica 1cm x 2cm...
LP
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
Voychy
Neznanec
Pridružen-a: Čet 26 Maj 2005 18:15
Prispevkov: 4
Aktiv.: 0.02
|
| Objavljeno: Čet Maj 26, 2005 10:08 pm Naslov sporočila: |
|
|
| Sej notranji d flip-flopi pa imajo lahko pol različne frekvence spelane na clk signal ? Prav tako shifter in counter ? Ali ne ? |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Čet Maj 26, 2005 10:15 pm Naslov sporočila: |
|
|
pravilno se dela tako, da se celotno vezje napaja z eno samo frekvenco. To je sinhron dizajn. Asinhroni (različne frekvence) dela vedno ogromno problemov. To je samo izhod v sili.
Tudi razni shift-registri za serijsko komunikacijo se rajši predelajo v State-Machine, ki delujejo na višjih frekvencah... Tam en števec deli frekvenco in da od sebe samo en Enable signal, kdaj se odda naslednji bit. Vsi CLK priključki flip-flopov pa delajo na višjih frekvencah.
Ni pa nujjno. Lahko dela vse na osnovni frekvenci (baud rate), ampak naj potem dela celotno vezje na tej isti frekvenci.
Upam da je razumljivo kaj sem hotel poudariti....
LP, aly.
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
Voychy
Neznanec
Pridružen-a: Čet 26 Maj 2005 18:15
Prispevkov: 4
Aktiv.: 0.02
|
| Objavljeno: Čet Maj 26, 2005 10:18 pm Naslov sporočila: |
|
|
Razumem:P Ostajam pri konktretnih elementih  |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Pon Maj 30, 2005 4:10 pm Naslov sporočila: |
|
|
škoda.... ponavadi se je zabavno učiti nekaj novega in eksperimentirati zraven
LP, aly.
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
smartgsm
Član
Pridružen-a: Sob 10 Apr 2004 11:54
Prispevkov: 364
Aktiv.: 1.54
|
| Objavljeno: Pon Nov 20, 2006 10:06 am Naslov sporočila: |
|
|
Kateri chip bi bil dovolj za za:
3x UP/DN stevec.
Vsak števec naj bo 26 biten.
In da bi lahko podatke bral paralelno.
Se pravi nek vmesnik za MCU. |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Tor Nov 21, 2006 2:20 pm Naslov sporočila: |
|
|
Zadeva je videti tako enostavna, da bi moral biti vsak CPLD dober.
Če imaš razvojno orodje, vzameš za Target najmanjši CPLD in skompajliraš.
Takoj vidiš, če je premajhen, oz. koliko % zasede dizajn.
LP
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
smartgsm
Član
Pridružen-a: Sob 10 Apr 2004 11:54
Prispevkov: 364
Aktiv.: 1.54
|
| Objavljeno: Tor Nov 21, 2006 2:23 pm Naslov sporočila: |
|
|
O teh zadevah nimam pojma.
Mi lahko kakorkoli pomagaš?
lp
Grega |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Tor Nov 21, 2006 2:35 pm Naslov sporočila: |
|
|
Ni problema.
Lahko zadeva počaka do jutri?
Imam dela na šihtu
LP
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
MarkoM
Član
Pridružen-a: Tor 12 Sep 2006 15:29
Prispevkov: 2825
Aktiv.: 12.37
Kraj: Lovrenc na P.
|
| Objavljeno: Pon Jan 14, 2008 5:18 pm Naslov sporočila: |
|
|
Malo sem len....
Ali ima kdo tiskanino za paralelni JTAG?
Sem danes ugotovil, da moram imeti paralelni JTAG, da lahko zapečem flash na moji spartan 3E plošči.  |
|
| Nazaj na vrh |
|
|
aly
Član
Pridružen-a: Tor 28 Sep 2004 14:51
Prispevkov: 9407
Aktiv.: 39.71
Kraj: Kranj - struževo
|
| Objavljeno: Pon Jan 14, 2008 6:46 pm Naslov sporočila: |
|
|
paralelni jtag?!?!? to ne obstaja.........
lahko pa da misliš LPT<-> JTAG adapter?
Shema LPT adapterja je med primeri, ki sem jih dal na share v delavnici.
PCB bo pa verjetno na googlu.
_________________
I'm going to stand outside, so if anyone asks, I'm outstanding |
|
| Nazaj na vrh |
|
|
|
|
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu
|
Uptime: 493 dni
Powered by phpBB © 2001, 2005 phpBB Group
|
Pomoč
Išči
Seznam članov
Skupine
Statistika
Album
Filemanager
Registriraj se
Priponke
Koledar
Tvoj profil
Prijava
