www.elektronik.si Seznam forumov www.elektronik.si
Forum o elektrotehniki in računalništvu
 
 PomočPomoč  IščiIšči  Seznam članovSeznam članov  SkupineSkupine  StatisticsStatistika  AlbumAlbum  DatotekeFilemanager DokumentacijaDocDB LinksPovezave   Registriraj seRegistriraj se 
  PravilaPravila  LinksBolha  PriponkePriponke  KoledarKoledar  ZapiskiZapiski Tvoj profilTvoj profil Prijava za pregled zasebnih sporočilPrijava za pregled zasebnih sporočil PrijavaPrijava 
Sponsored by SiOL

Osnovno vprašanje glede Spartan 3E

 
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja
Poglej prejšnjo temo :: Poglej naslednjo temo  
Avtor Sporočilo
rplink3r
Član
Član



Pridružen-a: Tor 06 Feb 2007 20:02
Prispevkov: 194
Aktiv.: 1.47
Kraj: Levec

PrispevekObjavljeno: Pon Nov 09, 2015 5:36 pm    Naslov sporočila:  Osnovno vprašanje glede Spartan 3E Odgovori s citatom

Pozdravljeni,

Dobil sem ploščo z XC3S250E. V Xilinx ISE sem nekako spackal skupaj eno osnovno zadevo za utripanje LED diode(ali sveti če je ena od dveh tipk pritisnjena), vendar se mi zdi, da se fpga kar precej greje.
Nevem ali je to normalno, v prilogi sem dal sliko skice.

Tule je constraint file
Koda:


NET "LEDdioda" IOSTANDARD = LVTTL;
NET "tipka" IOSTANDARD = LVTTL;
NET "tipka1" IOSTANDARD = LVTTL;
NET "ura32Mhz" IOSTANDARD = LVTTL;


NET "tipka" PULLDOWN;
NET "tipka1" PULLDOWN;
# PlanAhead Generated physical constraints

NET "LEDdioda" LOC = P18;
NET "tipka" LOC = P23;
NET "tipka1" LOC = P86;
NET "ura32Mhz" LOC = P89;



LED_BLINK.jpg
 Opis:
 Velikost datoteke:  92.87 KB
 Pogledana:  1260 krat

LED_BLINK.jpg



_________________
"The statement below is false."
"The statement above is true."
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo MSN Messenger - naslov
rplink3r
Član
Član



Pridružen-a: Tor 06 Feb 2007 20:02
Prispevkov: 194
Aktiv.: 1.47
Kraj: Levec

PrispevekObjavljeno: Čet Nov 12, 2015 5:17 pm    Naslov sporočila:   Odgovori s citatom

Po kar nekaj mukah, branja manualov itd... Sem zbrisal kvardate okoli markerjev za vodila in sedaj se ne greje več. Zgleda, da vodila ob nepravilni označbi kar nekam zveže in posledica je gretje.


led_blink.png
 Opis:
 Velikost datoteke:  35.57 KB
 Pogledana:  23 krat

led_blink.png



_________________
"The statement below is false."
"The statement above is true."
Nazaj na vrh
Odsoten Poglej uporabnikov profil Pošlji zasebno sporočilo MSN Messenger - naslov
Pokaži sporočila:   
Objavi novo temo   Odgovori na to temo   Printer-friendly version    www.elektronik.si Seznam forumov -> FPGA in CPLD programabilna vezja Časovni pas GMT + 2 uri, srednjeevropski - poletni čas
Stran 1 od 1

 
Pojdi na:  
Ne, ne moreš dodajati novih tem v tem forumu
Ne, ne moreš odgovarjati na teme v tem forumu
Ne, ne moreš urejati svojih prispevkov v tem forumu
Ne, ne moreš brisati svojih prispevkov v tem forumu
Ne ne moreš glasovati v anketi v tem forumu
Ne, ne moreš pripeti datotek v tem forumu
Ne, ne moreš povleči datotek v tem forumu

Uptime: 1988 dni


Powered by phpBB © 2001, 2005 phpBB Group