www.elektronik.si

taz · Objavljeno: Tor Jan 21, 2014 7:55 pm Naslov sporočila: ARM7 cevovod

Pozdravljeni.

Prosim nekoga, če mi lahko malo natančneje razloži delovanje 3 stopenjskega cevovoda pri ARM7 procesorjih.
Vem da ima 3 stopnje; Prinašanje, dekodiranje in izvajanje.

Zanima pa me, kaj natanko zavzema/sestavlja ta cevovod/pipeline, pa kaj zajema vsak korak.
Prinašanje je verjetno to, da se ukaz prenese iz pomnilnika in naloži v _____? Ostale pa si neznam razložit.
Pa še glede programskega števca, za kaj služi točno? A mogoče da se vsakič ko se nek ukaz n-bitni prenese, se ta števec poveča za n in tako kaže na naslednji ukaz, kateri se bo naložil iz pomnilnika?

Hvala za pomoč!

. · Objavljeno: Tor Jan 21, 2014 8:43 pm Naslov sporočila:

Brisana vsebina odstranjenega uporabnika.

taz · Objavljeno: Tor Jan 21, 2014 8:51 pm Naslov sporočila:

Imam. Fax. Very Happy

dkone · Objavljeno: Tor Jan 21, 2014 9:01 pm Naslov sporočila:

Tuma?

taz · Objavljeno: Tor Jan 21, 2014 9:03 pm Naslov sporočila:

PZUFIC · Objavljeno: Tor Jan 21, 2014 9:42 pm Naslov sporočila:

V knjigi je vse lepo razloženo. Na kratko... Zajemanje ukaza pomeni, da se ukaz naloži iz pomnilnika v cevovod, pri dekodirajnu se logično dekodira, pri izvajanju pa se ukaz izvede, rezultat pa potem shrani v register.

In ne porgramski števe kaže dva ukaza naprej, kar je glede na zasnovo cevovoda popolnoma logično.

In ja imamo hudo dober razlog, da se ukvarjamo z ARM 7.

taz · Objavljeno: Tor Jan 21, 2014 9:56 pm Naslov sporočila:

. · Objavljeno: Tor Jan 21, 2014 10:11 pm Naslov sporočila:

Brisana vsebina odstranjenega uporabnika.

S53DZ · Objavljeno: Sre Jan 22, 2014 8:38 am Naslov sporočila:

Spletni striček na "arm7 pipeline" vrne DDI0084.pdf dokument. V njem je arhitektura, ki razkriva, kako je paralelizem tristopenskega ocevja izveden.

dejko1 · Objavljeno: Sre Jan 22, 2014 10:41 am Naslov sporočila:

Hmm, mogoče je pa profesorja zanimalo kaj je sploh pomen cevovoda?

Iz prilepljene sheme je razvidno da se zadeve zaradi cevovodov izvajajo "paralelno". V prvem ciklu se le prebere prvi ukaz iz pomnilnika, v drugem ciklu se bere drugi ukaz, prvi se pa že dekodira - pripravlja na izvajanje (jaz bi rekel da se tu verjetno nastavijo parametri ALU; v nekaterih procesorjih pa tu lahko teče tudi psevdokoda). V tretjem ciklu se že bere tretji ukaz, drugi se pripravlja na izvajanje in prvi se izvede (npr. rezultat se zapiše v register).

S tem dosežemo večjo hitrost kot če bi se izvedno ukaz1 fetch, decode in execute in šele nato ukaz2 fetch, decode in execute, s tem da je hardware le malo bolj zapleten. Največje pohitritve se seveda dobi pri linearni kodi, za razne zanke in skoke (branch, jump) so te pohitritve manjše oz je potreben bolj zapleten fetch/prefetch, saj je možnih več ukazov ki se bi izvedli naslednji.

Če ste kaj delali z FPGAji si cevovode lahko predstavljaš kot flipflope med posameznimi logičnimi enotami.